印制電(diàn)路闆(PCB線路闆(pan))是電子産品(pǐn)中電路元件(jiàn)和器件的支(zhī)撐件。它提供(gong)電路元件和(hé)器件之間的(de)電氣連接。随(sui)着電于技術(shu)的飛速發展(zhan),PGB的密度越來(lai)越高。PCB線路闆(pǎn)設計的好壞(huai)對抗幹擾能(neng)力影響大。因(yīn)此,在進行PCB線(xiàn)路闆設計時(shí)。必須遵守PCB設(she)計的一般原(yuán)則,并應符合(he)抗幹擾設計(jì)的要求。
PCB設計(ji)的一般原則(zé)要使電子電(diàn)路獲得好性(xing)能,元器件的(de)布且及導線(xian)的布設是重(zhòng)要的。爲了設(she)計質量好、造(zào)價低的PCBP線路(lu)闆。應遵循以(yi)下一般原則(ze):
1、布局
首先要(yao)考慮PCB線路闆(pǎn)尺寸大小。PCB線(xian)路闆尺寸過(guò)大時,印制線(xiàn)條長,阻抗增(zēng)加,抗噪聲能(néng)力下降,成本(ben)也增加;過小(xiǎo),則散熱不好(hǎo),且鄰近線條(tiáo)易受幹擾。在(zai)确定PCB尺寸後(hou)。再确定特殊(shu)元件的位置(zhì)。後,根據電路(lu)的功能單元(yuan),對電路的全(quán)部元器件進(jìn)行布局。在确(què)定特殊元件(jian)的位置時要(yào)遵守以下原(yuan)則:
(1)盡可能縮(suo)短高頻元器(qì)件之間的連(lián)線,設法減少(shǎo)它們的分布(bu)參數和相互(hù)間的電磁幹(gan)擾。易受幹擾(rǎo)的元器件不(bu)能相互挨得(de)太近,輸入和(he)輸出元件應(yīng)盡量遠離。
(2)某(mǒu)些元器件或(huò)導線之間可(ke)能有較高的(de)電位差,應加(jia)大它們之間(jiān)的距離,以免(miǎn)放電引出意(yì)外短路。帶高(gāo)電壓的元器(qì)件應盡量布(bù)置在調試時(shi)手不易觸及(ji)的地方。
(3)重量(liang)超過15g的元器(qi)件、應當用支(zhi)架加以固定(dìng),然後焊接。那(nà)些又大又重(zhong)、發熱量多的(de)元器件,不宜(yí)裝在印制闆(pan)上,而應裝在(zai)整機的機箱(xiang)底闆上,且應(yīng)考慮散熱問(wèn)題。熱敏元件(jian)應遠離發熱(re)元件。
(4)對于電(diàn)位器、可調電(dian)感線圈、可變(bian)電容器、微動(dòng)開關等可調(diào)元件的布局(ju)應考慮整機(jī)的結構要求(qiú)。若是機内調(diào)節,應放在印(yin)制闆上方便(biàn)于調節的地(di)方;若是機外(wài)調節,其位置(zhi)要與調節旋(xuan)鈕在機箱面(mian)闆上的位置(zhì)相适應。
(5)應留(liu)出印制扳定(ding)位孔及固定(dìng)支架所占用(yòng)的位置。根據(jù)電路的功能(néng)單元。對電路(lù)的全部元器(qi)件進行布局(jú)時,要符合以(yǐ)下原則:
①按照(zhào)電路的流程(chéng)安排各個功(gong)能電路單元(yuán)的位置,使布(bù)局便于信号(hào)流通,并使信(xìn)号盡可能保(bǎo)持一緻的方(fāng)向。
②以每個功(gong)能電路的核(he)心元件爲中(zhong)心,圍繞它來(lai)進行布局。元(yuan)器件應均勻(yún)、整齊、緊湊地(dì)排列在PCB上。盡(jin)量減少和縮(suo)短各元器件(jian)之間的引線(xiàn)和連接。
③在高(gao)頻下工作的(de)電路,要考慮(lǜ)元器件之間(jian)的分布參數(shù)。一般電路應(ying)盡可能使元(yuan)器件平行排(pái)列。這樣,不但(dàn)美觀。而且裝(zhuāng)焊容易。易于(yú)批量生産。
④位(wei)于電路闆邊(bian)緣的元器件(jian),離電路闆邊(bian)緣一般不小(xiao)于2mm。電路闆的(de)好形狀爲矩(jǔ)形。長寬比爲(wèi)3:2成4:3。電路闆面(mian)尺寸大于200x150mm時(shí)。應考慮電路(lu)闆所受的機(jī)械強度。
2、布線(xiàn)的原則如下(xià);
(1)輸入輸出端(duan)用的導線應(ying)盡量避免相(xiàng)鄰平行。好加(jia)線間地線,以(yǐ)免發生反饋(kuì)藕合。
(2)印制攝(she)導線的小寬(kuan)度主要由導(dǎo)線與絕緣基(ji)扳間的粘附(fù)強度和流過(guò)它們的電流(liu)值決定。當銅(tong)箔厚度爲0.05mm、寬(kuān)度爲1~15mm 時。通過(guò)2A的電流,溫度(dù)不會高于3℃,因(yin)此。導線寬度(dù)爲1.5mm可滿足要(yào)求。對于集成(cheng)電路,尤其是(shi)數字電路,通(tōng)常選0.02~0.3mm導線寬(kuan)度。當然,隻要(yào)允許,還是盡(jìn)可能用寬線(xiàn)。尤其是電源(yuán)線和地線。導(dao)線的小間距(ju)主要由壞情(qing)況下的線間(jiān)絕緣電阻和(he)擊穿電壓決(jué)定。對于集成(chéng)電路,尤其是(shi)數字電路,隻(zhi)要工藝允許(xǔ),可使間距小(xiao)至5~8mm。
(3)印制導線(xiàn)拐彎處一般(ban)取圓弧形,而(ér)直角或夾角(jiǎo)在高頻電路(lù)中會影響電(diàn)氣性能。此外(wài),盡量避免使(shǐ)用大面積銅(tong)箔,否則,長時(shí)間受熱時,易(yì)發生銅箔膨(péng)脹和脫落現(xiàn)象。必須用大(dà)面積銅箔時(shí),好用栅格狀(zhuàng)。這樣有利于(yú)排除銅箔與(yǔ)基闆間粘合(hé)劑受熱産生(shēng)的揮發性氣(qì)體。
3、焊盤
焊盤(pán)中心孔要比(bi)器件引線直(zhi)徑稍大一些(xie)。焊盤太大易(yì)形成虛焊。焊(hàn)盤外徑D一般(ban)不小于(d+1.2)mm,其中(zhong)d爲引線孔徑(jing)。對高密度的(de)數字電路,焊(hàn)盤小直徑可(ke)取(d+1.0)mm。PCB線路闆及(ji)電路抗幹擾(rǎo)措施印制電(diàn)路闆的抗幹(gan)擾設計與具(ju)體電路有着(zhe)密切的關系(xì),這裏僅就PCB抗(kàng)幹擾設計的(de)幾項常用措(cuò)施做一些說(shuo)明。
①電源線設(shè)計根據印制(zhi)線路闆電流(liú)的大小,盡量(liàng)加租電源線(xiàn)寬度,減少環(huán)路電阻。同時(shi)、使電源線、 地(di)線的走向和(he)數據傳遞的(de)方向一緻,這(zhe)樣有助于增(zēng)強抗噪聲能(néng)力。
②地段設計(jì)地線設計的(de)原則是:
a.數字(zi)地與模拟地(dì)分開。若線路(lu)闆上既有邏(luo)輯電路又有(you)線性電路,應(ying)使它們盡量(liàng)分開。低頻電(diàn)路的地應盡(jin)量采用單點(diǎn)并聯接地,實(shí)際布線有困(kun)難時可部分(fèn)串聯後再并(bìng)聯接地。高頻(pin)電路宜采用(yòng)多點串聯接(jiē)地,地線應短(duǎn)而租,高頻元(yuán)件周圍盡量(liàng)用栅格狀大(dà)面積地箔。
b.接(jiē)地線應盡量(liàng)加粗。若接地(dì)線用紉的線(xiàn)條,則接地電(dian)位随電流的(de)變化而變化(huà),使抗噪性能(néng)降低。因此應(ying)将接地線加(jiā)粗,使它能通(tong)過三倍于印(yin)制闆上的允(yun)許電流。如有(you)可能,接地線(xiàn)應在2~3mm以上。
c.接(jiē)地線構成閉(bi)環路。隻由數(shu)字電路組成(cheng)的印制闆,其(qí)接地電路布(bù)成團環路大(da)多能提高抗(kang)噪聲能力。
③退(tuì)藕電容配置(zhi)PCB線路闆設計(jì)的常規做法(fa)之一是在印(yìn)制闆的各個(ge)關鍵部位配(pèi)置适當的退(tuì)藕電容。退藕(ǒu)電容的一般(ban)配置原則是(shì):
a.電源輸入端(duan)跨接10 ~ 100uf的電解(jie)電容器。如有(yǒu)可能,接100uF以上(shàng)的好。
b.原則上(shàng)每個集成電(dian)路芯片都應(yīng)布置一個0.01pF的(de)瓷片電容,如(rú)遇印制闆空(kong)隙不夠,可每(mei)4~8個芯片布置(zhi)一個1 ~ 10pF的但電(diàn)容。
c.對于抗噪(zào)能力弱、關斷(duan)時電源變化(hua)大的器件,如(rú)RAM、ROM存儲器件,應(ying)在芯片的電(diàn)源線和地線(xian)之間直接接(jie)入退藕電容(róng)。
d.電容引線不(bu)能太長,尤其(qi)是高頻旁路(lù)電容不能有(yǒu)引線。此外,還(hai)應注意以下(xia)兩點:
在印制(zhi)闆中有接觸(chù)器、繼電器、按(àn)鈕等元件時(shí)。*作它們時均(jun)會産生較大(da)火花放電,必(bi)須采用附圖(tu)所示的 RC電路(lu)來吸收放電(diàn)電流。一般R取(qu)1 ~ 2K,C取2.2 ~ 47UF。
CMOS的輸入阻(zǔ)抗高,且易受(shòu)感應,因此在(zài)使用時對不(bú)用端要接地(di)或接正電源(yuán)。